DDR5 Deep Dive – Kingston im exklusiven Interview zum neuen Arbeitsspeicher-Standard und viele Beispiele aus der Praxis

1 - Bandbreite und Latenz im Vergleich zu DDR4 2 - Bank Groups, Sub-Channels und Burst Length erklärt 3 - PCB Layouts, Herstellung und IC-Typen

Um besser zu verstehen, was hinter den angesprochenen Optimierungen steckt, sollten wir uns das einfach mal bildlich ansehen. Wenn man sich in der folgenden Grafik den vergleich von DDR5 und DDR4 ansieht, werden die angesprochenen Unterschiede in der Anzahl von Banks bzw. Bank Groups, die 32-Subkanäle und die doppelte Burst Länge direkt deutlich.

Bank Groups sind einfach gesagt Arbeits-Einheiten auf dem RAM, die für die Abarbeitung der Lese und Schreib-Befehle letztendlich verantwortlich sind. Der Begriff „Group“ ist vielleicht dem einen oder anderen auch von den Sekundärtimings bekannt, wie tRRD_sg und tRRD_dg – read to read delay, same group bzw. read to read delay, different group. Dahinter steckt, dass diese Bank Groups immer eine gewisse Zeit brauchen, um einen Befehl zu verarbeiten. Wenn alle Bank Groups also beschäftigt sind, bleibt einfach gesagt die Arbeit liegen. Logische Abhilfe schaffen einfach mehr Bank Groups, die sich bei der Arbeit abwechseln können.

Ähnlich ist es mit den 32-bit Subkanälen, nur dass wir hier nicht einfach mehr hinzufügen, sondern die bestehende Kanalbreite von 64-bit in zwei Hälften unterteilen. Der Hintergrund hierfür ist auch relativ simpel erklärt, effizienteres Ansteuern der nun mehreren Bank Groups und damit eine schnellere Abarbeitung der Befehle, vor allem in Situationen wo verschiedene Anwendungen gleichzeitig Arbeit verursachen.

Wenn sich nun die Kanalbreite halbiert, halbiert sich theoretisch auch die maximale Übertragungsrate je Verbindung. Genau hier kommt die Burst Length ins Spiel, also wie viele Bit-Folgen hintereinander jeweils als Arbeitspaket abgeliefert werden können. Während es bei DDR4 8 der 64-bit breiten Bursts waren, hat man dies bei DDR5 passend zu der halbierten Kanal-Breite von 32-bit einfach auf 16 verdoppelt. Das Ergebnis sind logischerweise die gleichen 512 bit, nur dass eben jetzt durch die Unterteilung in zwei Kanäle, zwei dieser Verbindungen unabhängig voneinander genutzt werden können.

Ebenso interessant ist, dass durch die Optimierung der Kanäle die Verwendung mehrerer Ranks durch „Verschachteln“ bzw. Rank-Interleaving keinen Performance-Zuwachs mehr bringen soll. Während auch in unseren Tests Dual-Rank DDR4 für Gaming immer schneller war, gibt es nun auch die gleiche Kapazität bei DDR5 als Single-Rank mit gleichwertigen Optimierungen. Dies wiederum ist mit der standardisierten Speicherdichte von 16 Gbit je Chip zu erklären, wo es zum Start von DDR4 ja 4 und 8 Gbit Varianten gab.

8 Speicherchips a 16 Gbit ergibt damit eine Modul Kapazität von 16 GByte für ein typisches DDR5 Modul. Das ist soweit auch vergleichbar mit späten DDR4 Modulen, z.B. basierend auf 16 Gbit Rev B von Micron. Allerdings gibt es bei den Platinen-Layout abseits der Speicher-ICs s doch einige Veränderungen. Dazu auch gleich mehr, aber vorher möchte ich auch noch die Änderungen auf Seiten der Intel Alder Lake CPUs kurz beleuchten, die damit zusätzlich mehr Performance aus dem Arbeitsspeicher gewinnen wollen.

Wo vorherige CPUs der 11ten Generation nur einen einzigen Integrated Memory Controller oder IMC hatten, hat Intel für die 12te Generation einen zweiten integriert. Die Bandbreite bleibt zwar effektiv mit 2 Kanälen a 64-bit gleich, aber Multi-Tasking dürfte sich nun effizienter umsetzen lassen. Dies konnten wir auch bereits in den Tests unseres CPU-Generationenvergleich mit DDR4 bestätigen. Hier schafft es Alder Lake Beispielsweise aus dem exakt selben RAM fast 10 GB/s mehr Durchsatz als Comet Lake im AIDA64 Copy Test zu erzielen.

Mit DDR5 und der Unterteilung jedes Kanals in die zwei 32-bit Subkanäle sprechen nun beide IMCs jeweils mit beiden Kanälen und können somit noch effizienter die Arbeitspakete zwischen den Modulen verteilen. Wenn man nun noch bedenkt, dass jeder Channel wiederum bis zu 8 Ranks beinhalten kann, wird das Performance-Potential des neuen DDR5-Standards sehr deutlich.

Beeinträchtigt das integrierte ECC in DDR5 die Leistung oder das Taktpotenzial, möglicherweise auf Kosten der Latenz?

On-Die ECC auf dem Chip ist für die Skalierbarkeit von DRAM von entscheidender Bedeutung, da Dichte und Geschwindigkeit durch niedrigere Wafer-Lithografien steigen. Uns ist nicht bekannt, ob die On-Die-ECC-Funktion die potenzielle Leistung beeinträchtigen würde, wenn diese Funktion nicht integriert wäre.

Eine weitere Neuerung bei DDR5 ist der auf den Speicherchips integrierte on-die Error Correction Code oder OD-ECC. Mit Hilfe von Paritäts-Berechnungen können die Speicherchips selbstständig Fehler beim Schreiben oder Lesen von Daten auf dem jeweiligen Modul erkennen und selbstständig korrigieren. Allerdings können Übertragungsfehler zwischen CPU und RAM damit logischerweise nicht abgefangen werden. Hierfür wird es weiterhin im Serverbereich die herkömmlichen ECC Technologien wie schon bei DDR4 geben. Zudem könnte es für das Übertakten von DDR5-RAM wichtig werden den tatsächlichen Performance-Zuwachs zu kontrollieren. Denn wenn sich die Taktrate zwar höher treiben lässt, die Speicherchips einen Großteil der Zeit nur mit Fehlerkorrektur beschäftigt sind, könnte dies auch negative Auswirkungen auf die Leitung haben.

Ein artverwandtes Problem gibt es ja beispielsweise auf AMD Ryzen CPUs und dem Infinity Fabric, wo ein höherer Takt zwar oft stabil scheint, aber tatsächlich schlechtere Performance aufgrund der integrierten Fehlerkorrektur zur Folge hat. Einen entsprechenden Guide für DDR5 Overclocking mit Tipps, wie man die tatsächliche Leistung kontrolliert, wird es auch bald bei uns geben, sobald es mehr DDR5 Module zu uns geschafft haben. Apropos, zurück zu den physischen Modulen und deren Konstruktion.