News Prozessor

Die hybride 12-Core Konfiguration der AMD Ryzen 8000 “Strix Point” APU scheint durch geleakte Screenshots bestätigt zu sein.

Die nächste Generation der APU, intern als “Strix” bezeichnet, wird auf einem 4-Nanometer-Prozess aufbauen. Dieser Prozess verspricht eine ausgewogene Kombination aus Leistung und Energieeffizienz. Die APU richtet sich gleichermaßen an professionelle Anwender und solche, die anspruchsvolle Unterhaltungserlebnisse suchen. Eine besonders bemerkenswerte Eigenschaft der “Strix”-APU ist ihre innovative Big.Little-CPU-Architektur. Durch die Koexistenz von 4 Performance-Kernen und 8 Efficiency-Kernen wird eine harmonische Balance zwischen Verarbeitungsleistung und Energieverbrauch angestrebt. 

Quelle: performancedatabases

 

Diese Architektur ermöglicht der APU eine effiziente Bewältigung sowohl von rechenintensiven Aufgaben als auch von alltäglichen Anwendungen. Die Hyper-Threading-Technologie, die von beiden Kategorien der Kerne unterstützt wird, eröffnet eine erweiterte Parallelverarbeitung. Das bedeutet, dass die APU in der Lage ist, mehrere Aufgaben gleichzeitig auszuführen, was insgesamt zu einer flüssigeren und reaktionsschnelleren Leistung führt. Die Hyper-Threading-Unterstützung trägt dazu bei, die Nutzererfahrung zu optimieren, sei es bei produktiven Anwendungen mit Multitasking-Anforderungen oder beim nahtlosen Wechsel zwischen verschiedenen Anwendungen und Spielen.

Der Cache-Speicher spielt eine wichtige Rolle für die Leistung moderner Prozessoren und APUs. Im Fall der “Strix”-APU ist der großzügige L1-Daten-Cache mit 48 KB dimensioniert, um schnelle Datenzugriffe zu ermöglichen. Dies gewährleistet eine reibungslose Bereitstellung der benötigten Daten für die Kerne. Zusätzlich steht ein 32 KB großer L1-Befehls-Cache zur Verfügung, der die effiziente Ausführung von Befehlen unterstützt und somit die Gesamtleistung steigert. Die Performance-Kerne der APU sind mit einem 1 MB Cache ausgestattet, der häufig genutzte Daten in unmittelbarer Nähe hält. Dies minimiert die Latenzzeit für den Zugriff auf diese Daten und erhöht die Gesamtleistung, besonders bei rechenintensiven Aufgaben, die schnelle Datenverarbeitung erfordern.

Quelle: performancedatabases

Die Efficiency-Kerne nutzen eine intelligente Cache-Struktur, bei der jeweils 4 Kerne einen gemeinsamen L2-Cache von 1 MB teilen. Diese Herangehensweise verbessert die Ressourcennutzung und maximiert die Energieeffizienz. Die Efficiency-Kerne sind besonders bei Aufgaben mit geringer Rechenanforderung effizient einsetzbar, um eine optimale Balance zwischen Leistung und Energieverbrauch zu erreichen. Die Ähnlichkeit des Cache-Designs mit dem von Intel zeigt, wie Technologieinnovationen über verschiedene Hersteller hinweg inspirieren können. Es ist jedoch zu beachten, dass die “Strix”-APU sich noch in der Engineering Sample-Phase (ES-Phase) befindet. In dieser Phase erfolgen weitere Entwicklungen und Optimierungen, bevor das endgültige Produkt auf den Markt kommt.

Die Entwickler sind sich dieser Dynamik bewusst und haben betont, dass sie die Öffentlichkeit kontinuierlich über den Entwicklungsprozess informieren werden. Zukünftige Updates und Fortschritte in der Entwicklung der “Strix”-APU werden transparent kommuniziert, um die Vorfreude und das Verständnis für diese technologische Innovation zu fördern. Die Welt darf gespannt sein, wie die “Strix”-APU die Computerleistung auf neue Wege führen wird.

Quelle: PerformanceDatabases

 

Kommentar

Lade neue Kommentare

e
eastcoast_pete

Urgestein

1,556 Kommentare 883 Likes

Interessante Kehrtwende! Nachdem AMD doch noch vor kurzem betont hatten, daß sie nicht viel vom bigLITTLE Ansatz halten, kommen jetzt also doch Power und Effizienz Kerne.
Die Frage ist natürlich auch, ob Hyperthreading bei den kleinen Kernen wirklich viel bringt? Intel hatte sich ja bei ihren "E" Kernen dagegen entschieden.

Antwort Gefällt mir

a
alexk94

Neuling

3 Kommentare 4 Likes

Das stimmt nur zur Hälfe. Die wollen die c-Kerne aktuell nur bei CPUs für Laptops verwenden, nicht wie es Intel macht. Ausnahme sind die APUs, die es auch als Desktop-CPU geben wird.
Dier Artikel hier beschreibt das Ganze, wo da die Unterschiede sind: https://www.computerbase.de/2023-06...igt-nur-9-6-prozent-mehr-flaeche-als-8-kerne/

Antwort Gefällt mir

LEIV

Urgestein

1,557 Kommentare 641 Likes

Ist ja auch eher ein big.BIGGER Ansatz, schließlich können alle Kerne alles
Die c kerne können nur nicht so hoch takten und haben weniger Cache, ansonsten sind sie ja identisch

Antwort 2 Likes

D
Denniss

Urgestein

1,541 Kommentare 557 Likes

AMD war nicht Big-Little abgeneigt sondern nur so wie Intel es gemacht hat - zwei unterschiedliche Architekturen mischen

Antwort 1 Like

e
eastcoast_pete

Urgestein

1,556 Kommentare 883 Likes

Wobei die E- und P-Kerne in AL und RL auch beide dieselben Funktionen ausführen können. Wurde ja von Intel als Grund angegeben, warum sie AVX512 in den P Kernen abgeschaltet hatten.
Bei den "kleineren" Zen4 Kernen ist es ja auch so, daß die deutlich weniger Cache pro Kern bzw CCD haben als die "großen"; u.a. dadurch wird ja viel Fläche erspart. Wird interessant, welcher Ansatz hier bessere Ergebnisse bringt.
Ich sehe es aber auch so, daß derartige Konzepte (egal wie umgesetzt ) vor allem in Notebooks viel Sinn machen. Die großen Kerne bemühen um etwas Office Zeug oder Browsen zu machen ist oft unnötig.

Antwort Gefällt mir

S
Shama

Mitglied

85 Kommentare 45 Likes

Ich bezweifel es, dass es P und C Kerne APUs im Desktop mit Strix geben wird. Denn mit den Chiplets kann man ganz einfach eine APU mit starker iGPU basteln für den Desktop. Also ein 6-8 Kerne Chiplet wie schon heute im Desktop, aber mit einem I/O DIE mit deutlich stärkerer Grafikeinheit.
Das würde dann auch den unterschiedlich großen L3 Cache zwischen CPU und APU beenden.
So wie es heute schon den 7950X und 7950X3D als 7945HX und 7945HX3D im Notebook gibt, so wird es dann mit Zen 5 APUs im Desktop geben, die mit einem I/O DIE aus dem Notebook kombiniert werden, welches deutlich mehr CUs hat.

Antwort Gefällt mir

ecth_

Mitglied

22 Kommentare 2 Likes

Im Großen und Ganzen hat AMD diesen Weg ja schon eingeleitet. R9 7900X3D und R9 7950X3D sind beides genau das: CPUs mit an sich gleichen Instruktionen, aber unterschiedlichem Cache und Taktraten.

Intel hat sich ja eher mit den unterschiedlichen Architekturen und dem prominenten AVX512 Support, den die E-Cores nicht können die Probleme ins Haus geholt.

Spannend ist, dass nach dem Testballon der aktuellen X3D CPUs das Thema nun richtig Fahrt aufnimmt und man für die E-Cores mit geteiltem L2 Cache herumspielt. Das ist in der Tat sehr cool. Wenn man, wie Intel, bis zu 16 E-Cores hat, ist es dann wirklich ein homogener Pool und alle wissen quasi alles. Da wäre es auch weniger Schlimm, die auf ein eigenes Chiplet auszulagern, während die P-Cores schön nah beieinander bleiben, damit sie den gemeinsamen L3 Cache weiterhin mit möglichst niedrigen Latenzen nutzen können.

Spannend zu sehen, wie da immer an den letzten Feinheiten gefeilt wird, um noch was herauszuholen. Auch interessant, ob wir wieder stacked Cache kriegen, oder die Kerne diesmal alle hoch takten können.

Antwort Gefällt mir

N
Novasun

Veteran

124 Kommentare 75 Likes

Sorry aber abschalten um Gleichstand zu erreichen ist eben genau das nicht was AMD macht. Weniger Cache ist kein weniger an Funktion. Es bedeutet im Zweifel nur langsamer. Das ist für Programmierer ein riesen Vorteil. Die müssen sich nämlich keinen Kopf machen ob sie auf nem Kern landen der was nicht kann. Wobei das der Scheduler vom OS ja erledigen soll. Aber auch der hat es so viel einfacher.
Technisch ist AMD`s Weg besser. Und es hat ja einen Grund wieso Intel in der nächsten GEN die E-Cores funktional weiter an die P-Cores heranholt..

Und noch was weil es hier welche ansprechen. Den gestapelten Cache könnte AMD hier noch on Top bringen. Und wenn Sie den dann Unify auslegen - also alle Kerne können Ihn nutzen - dann werden das ganz hässliche E-Cores für Intel... Den Cache stapelt man dann über den E-Cores weil die eh nicht so hoch takten sollen und die "P-Cores" ohne Stack kann man dann die Taktpeitsche geben.

Antwort 1 Like

Danke für die Spende



Du fandest, der Beitrag war interessant und möchtest uns unterstützen? Klasse!

Hier erfährst Du, wie: Hier spenden.

Hier kannst Du per PayPal spenden.

About the author

Igor Wallossek

Chefredakteur und Namensgeber von igor'sLAB als inhaltlichem Nachfolger von Tom's Hardware Deutschland, deren Lizenz im Juni 2019 zurückgegeben wurde, um den qualitativen Ansprüchen der Webinhalte und Herausforderungen der neuen Medien wie z.B. YouTube mit einem eigenen Kanal besser gerecht werden zu können.

Computer-Nerd seit 1983, Audio-Freak seit 1979 und seit über 50 Jahren so ziemlich offen für alles, was einen Stecker oder einen Akku hat.

Folge Igor auf:
YouTube   Facebook    Instagram Twitter

Werbung

Werbung