CPU Latest news

Intel’s new ISA could give desktop CPUs an advantage

Intel’s upcoming generation of Arrow Lake desktop CPUs could have an advantage in terms of instruction set support over their mobile Arrow Lake H siblings. According to Intel’s 50th Future ISA Guide, Arrow Lake’s ISA (Instruction Set Architecture) will be different between desktop and laptop platforms. This is because the 2nd generation Core Ultra laptops are missing some features such as AVX-VNNI-INT16 and more.

The ISA Guide is essentially a listing of instruction sets that either already exist or can be added to a CPU family from Intel. Intel has announced that the Arrow Lake desktop CPUs will include support for several instruction sets such as AVX-VNNI-INT16, SHA512, SM3 and SM4, and LBR event logging. However, these instruction sets will not be included in Arrow Lake mobile chips designed for mobile applications. Although Intel has not provided an explanation for this decision, it could be related to the applicability of the mentioned instruction sets and the core structure of both CPU families.

Source: Intel

As far as the individual instruction sets are concerned, AVX-VNNI-INT16 is a type of “Vector Neural Network Instructions” aimed at completing machine learning and artificial intelligence tasks much faster. The fact that these will be missing from the Arrow Lake-H mobile chips would result in significantly lower performance for AI-related workloads compared to the Arrow Lake-S parts. However, for the average user who is not interested in AI, this would have little impact on mainstream applications. Therefore, consumers who do not use AI applications should not worry about it.

The SHA512, SM3, and SM4 cryptographic instruction sets are also designed to improve algorithm performance and enhance onboard security. Hardware support for these algorithms enables the processor to perform hash calculations and encryption/decryption operations much faster than software-based implementations. In addition, all Arrow Lake chips will also include some instruction sets, such as CMPCCXADD, AVX-IFMA, AVX-NE-CONVERT, RDMSRLIST, LASS and UIRET.

It is assumed that the Arrow Lake-S CPUs will be developed by Intel for dual-core architectures, namely Lion Cove for P-cores and Skymont for E-cores. In contrast, Arrow Lake-H and mobile chips will use a three-core architecture, with Lion Cove for P-cores, Skymont for E-cores and Crestmont for energy-efficient E-cores that remain on the I/O tile. However, since Crestmont does not support the latest ISA, Arrow Lake H-chips will not be able to take full advantage of the latest ISA. This coincides with earlier reports that mentioned Meteor Lake and Arrow Lake chips with a very similar VPU, while Lunar Lake is expected to receive a major update.

It is known that Intel might add instruction sets to a certain product line in the future. Therefore, support for such instruction sets from the company is never final. So, there is a possibility that Arrow Lake Mobile CPUs can also benefit from these instruction sets in the future.

Source: @InstLatX64

Kommentar

Lade neue Kommentare

e
eastcoast_pete

Urgestein

1,636 Kommentare 953 Likes

Interessant! Spekulation meinerseits: einige AVX Funktionen (v.a. die breiten AVX 512) haben in der Vergangenheit die CPUs gut aufgeheizt, und zum Drosseln des Arbeittakts geführt. Wenn ein Programm aber AVX 512 einsetzen konnte, war die Geschwindigkeit allerdings trotzdem oft mehrfach schneller. Kann mir vorstellen, daß es hier nicht nur um die extra Transistoren geht, sondern auch um PL1 und PL2. Bei mobilen Geräten hat man weniger Spielraum bei der Kühlung, und Batteriefresser will man da auch vermeiden. Bei Desktop ist die Leistung natürlich vorrangig.

Antwort Gefällt mir

g
gerTHW84

Veteran

413 Kommentare 252 Likes

Vermutlich eher unwahrscheinlich. Der Grund dürfte schlicht in den unterschiedlichen Projektteams für die Kernentwicklung liegen und Lion Cove auf Intels 20A dürfte schon ein wenig länger in der Entwicklung sein als das entsprechende Pendant auf TSMCs N3 (für den Desktop). Vermutlich wird man sich hier den späteren Einstieg zunutze gemacht haben um gleich eine leicht überarbeitete Kernarchitektur zu implementieren, bzw. hat vielleicht grundsätzlich schlicht die nächste (Klein)Iteration der Architektur zur Implementation herangezogen.
Irgendwelche nennenswerten Vor- oder Nachteile wird es da für den Markt insgesamt per se erst mal nicht geben. Dieser AllIn-AI-HyperTrain läuft gerade erst mal langsam an sowie die zugehörige SW-Adaption und Intel kann schon in seiner aktuellen MTL-Generation an vier unterschiedlichen Stellen AI-Operationen prozessieren lassen. Das wird sich auch bei den unterschiedlichen ARL-CPUs nicht ändern, nur dass hier voraussichtlich die jüngste Entwicklung noch ein paar zusätzliche kleine Anpassungen in den Vektor-Einheiten der Rechenkerne aufweisen und mit in den Markt bringen wird, die ab da und allen folgenden Kernimplementationen schlicht zum Standard werden.
Die Arch wird ja perse umfangreich umgekrempelt und modernisiert. AVX 10.1, dann 10.2 als finaler Zielumbau, 64Bit-only und Rentable Units ... da wird sich in nächster Zeit viel tun und dazu dann noch die Weiterentwicklungen im Packaging, allgemein und dann mit neueren EMIB- und Foveros-Implementationen und auf der Prozessseite GAA-Transistoren und BSPDN ...

Antwort Gefällt mir

Klicke zum Ausklappem

Danke für die Spende



Du fandest, der Beitrag war interessant und möchtest uns unterstützen? Klasse!

Hier erfährst Du, wie: Hier spenden.

Hier kannst Du per PayPal spenden.

About the author

Samir Bashir

Werbung

Werbung