@Fantasma
Welchen Vclk+Dclk nutzt Du eigentlich zusammen mit SOC 700MHz ?
... habe bei mir etwas abweichend SOC 717MHz und versucht Vclk+Dclk auch ein mue runter zu nehmen, bei gleichzeitig etwas reduziertem
fclk 1400MHz (sollte 24/7 reichen)
Stock Werte: 1366Mhz und 1195Mhz.
Ich habe in hardwareluxx gelesen, dass manche Leute das auch ändern, aber Vclk+Dclk sollten etwas von UVD/VCN (Video Core Next) sein. Deswegen habe ich die beide nicht berücksichtigt.
Hellm hat auch eine neue Version von MPT veröffentlicht. Da gibt Optionen um einige Spannungen von verschiedenen Spannung-Domains zu entkoppeln:
- VCN und FCLK
- DCE und FCLK
- MP0 und SOCCLK
- VCN und DCEFCLK
FCLK sollte Infinity Fabric sein und das sollte überalles im Chip sein. Es ist nicht komisch, dass FCLK mit dem VCN verbunden (dieselber "Rail") werden. Trotzdem habe ich den Eindruck, dass VCLK, DCLK, DCEFCLK keine "Gaming" Leistung (auch Verbrauch) oder minimal beinflussen sollten, weil, wie schon geschrieben, die zum VCN gehören mussen.
MP0 und SOCCLK Spannungskopplung ist interessant aber ich weiß nicht, was MP0 ist. Mit dieser Information könnte man eventuell genauer wissen, welche Rolle der SOC spielt.
Ich habe diese neue Optionen nicht wirklich überprüft, ich habe Angst etwas kaputt zu machen XD. Was ich versuche gerade ist, die max. FCLK zu erreichen. Damit hilft weniger SOC Volts, weniger SOC Clock (dann kann man die SOC Spannung stabil noch weiter reduzieren) und weniger VRAM Clocks.
Ich bin gespannt zu sehen, ob du etwas anderes herausfindest.