Ob der Diskussion eins weiter unten bezüglich der seit dem Gamers-Nexus-Video gern auch an anderen Stellen empfohlenen 4xSingleRanked-Bestückung für ZEN3 möchte ich an dieser Stelle mal eine Frage (Edith: Labertäschchen, ich zähle gleich vier Fragezeichen ) an die etwas erfahreneren Speicherspezis hier im Forum richten.
Nach meinem Verständnis geht es bezüglich der Performance ja dort letztlich darum, den Vorteil der erhöhten Bus-Bandbreite im DualRanked-Betrieb zu erreichen – daher rührt ja letztlich der (mögliche) Performance-Vorteil der 4xSingleRanked-Bestückung gegenüber einer 2xSingleRanked-Bestückung – auch wenn das Steve im GN-Video nicht so ausgeführt hat, dürfte ja dort der Hund begraben liegen?
Wo aber liegt der Vorteil von 4xSingleRanked gegenüber einer 2xDualRanked-Bestückung – bzw. wo soll er liegen?
Letztlich dürften im 4-Slot-Betrieb doch Dinge wie Routing-Topologie & Routingqualität des Mainboards eine wesentlich größere Rolle spielen als beim 2-Slot-Betrieb, und letztlich sollte es nach meinem Verständnis aus Sicht des IO-Die bzw. des IMC letztlich gerade im IF-Grenzbereich zielführender sein, nur mit zwei Riegeln auf den beiden (normalerweise) besten Slots zu kommunizieren?
Oder geht es letztlich vielleicht nur um B-Die-Einsatz im DualRanked-Betrieb, weil es die als DualRanked-Riegel möglicherweise nicht gibt?
Edith fügt ein Buildzoid-Video zum Grundthema hinzu und ein fünftes Fragezeichen – kennt vielleicht jemand einen analogen Vergleich mit dem ZEN3-IMC?
>
Wär' vielleicht sogar etwas für Igor?
Nach meinem Verständnis geht es bezüglich der Performance ja dort letztlich darum, den Vorteil der erhöhten Bus-Bandbreite im DualRanked-Betrieb zu erreichen – daher rührt ja letztlich der (mögliche) Performance-Vorteil der 4xSingleRanked-Bestückung gegenüber einer 2xSingleRanked-Bestückung – auch wenn das Steve im GN-Video nicht so ausgeführt hat, dürfte ja dort der Hund begraben liegen?
Wo aber liegt der Vorteil von 4xSingleRanked gegenüber einer 2xDualRanked-Bestückung – bzw. wo soll er liegen?
Letztlich dürften im 4-Slot-Betrieb doch Dinge wie Routing-Topologie & Routingqualität des Mainboards eine wesentlich größere Rolle spielen als beim 2-Slot-Betrieb, und letztlich sollte es nach meinem Verständnis aus Sicht des IO-Die bzw. des IMC letztlich gerade im IF-Grenzbereich zielführender sein, nur mit zwei Riegeln auf den beiden (normalerweise) besten Slots zu kommunizieren?
Oder geht es letztlich vielleicht nur um B-Die-Einsatz im DualRanked-Betrieb, weil es die als DualRanked-Riegel möglicherweise nicht gibt?
Edith fügt ein Buildzoid-Video zum Grundthema hinzu und ein fünftes Fragezeichen – kennt vielleicht jemand einen analogen Vergleich mit dem ZEN3-IMC?
>
Wär' vielleicht sogar etwas für Igor?
Zuletzt bearbeitet
: