MSI veröffentlicht BIOS mit AMD AGESA 1.0.0.7c für AM5 Mainboards und verbesserter DDR5-Unterstützung

*als Referenz. bin jetzt bei 105eclk, pbo an, docp aus, soc via AMD (nicht mobo hersteller) auf 1220mV, 6200er cl28-37-37-30 m-die, 1.53VDD, 1.41VDDQ, 1.285 VDDIO, +40mV core voltage offset (via ln2 mode). Fühlt sich sehr stabil an, und kackt im low core workload superPI 32m auch nicht ab. (höhere eclk sind zwar stabil bis 107,aber nur in CB r20+) Da ansonsten schätze ich die eingebrannte V/F Kurve beim single core PBO zu sehr ins wanken kommt und instabil wird.

Falls wer die settings als ref auf gut glück bei sich probieren will...
 
Wie tests schon gezeigt haben sind für games vor allem die Latenzen in Nanosekunden relevant.
und die gehen beim 2:1 UCLK=0.5MCLK natürlich aus dem fenster für z.B. 8000 cl38.

für mich sieht das mehr nach einem werbe gimmick für gamer als einen kleiner mehrwert für compute workload aus
 
AuTomaton_20 hat gesagt. :
Wie tests schon gezeigt haben sind für games vor allem die Latenzen in Nanosekunden relevant.
und die gehen beim 2:1 UCLK=0.5MCLK natürlich aus dem fenster für z.B. 8000 cl38.

für mich sieht das mehr nach einem werbe gimmick für gamer als einen kleiner mehrwert für compute workload aus
Zum Vergrößern anklicken....
Hm, das UCLK nur mit der hälfte läuft ist aber dem DDR5 Prinzip geschuldet. DDR5-6400 sind 3200MHz = 1600MHz IF Takt
Von daher verstehe ich die ganze Thematik "noch" nicht.

So lange die Lese und Schreib Geschwindigkeit vom RAM zulegen ist doch alles i.O.

Edit:
Falls das wirklich ein Hardware Limit sein sollte, wie bekommen die Threadripper und EPYC CPUs ihre Octa Channel Bandbreite hin ?
Ist ja auch der selbe Takt.
 
Zuletzt bearbeitet :
Um antworten zu können musst du eingeloggt sein.
Oben Unten