Jakob Ginzburg
Urgestein
- Mitglied seit
- Jun 17, 2018
- Beiträge
- 843
- Bewertungspunkte
- 290
- Punkte
- 63
Jakob Ginzburg Neuen News-Beitrag vorschlagen
Bereits vor einiger Zeit haben unsere Kollegen von Anandtech auf Basis eines von Intel gezeigten Wafers die Größe des Chipsatzes ausgerechnet. Nun hat Tech Insights die Kalkulation bestätigt. Und es wird klar, dass Intel weiterhin mit mangelnden Fertigungsqualität zu kämpfen hat.
Das Package des Cannon-Lake misst 45 x 24 mm², woraus sich die Größe des Dies auf 70 mm² berechnen lässt. Intel produziert den Chip im 10-nm-FinFet-Verfahren und nutzt ein 2+2 Design. Bei diesem sind zwei Skylake-CPU-Kerne mit einer GT2-Grafikeinheit der Gen10-Architektur zusammengeschlossen.
Der getestete Core i3-8121U bestätigt, dass Intel den Chip mit deaktivierter Grafikeinheit ausgeliefert. Die Chip-Ausbeute (yield) weist derzeit noch zu viele Defekte auf und es ist noch unklar, ob sich die Situation in nächster Zeit verbessern wird: Schon jetzt schöpft Intel die Machbarkeit der Immersionslithografie bei 10 Nanometern aus, was in einem Interconnect Pitch von nur 36nm resultiert. Mit der Nutzung von COAG (Contact Over Active Gate) für die Transistoren leistet Intel Pionierarbeit. Und ist der einzige Hersteller auf dem Markt, der auf dieses Verfahren zurückgreift.
Samsung und andere Fertiger setzten auf eine extrem ultraviolette Strahlung und erreichen eine ähnlich kompakte Technologie bei ihrem 7-nm-Node. TSCM wiederum produziert 7-nm-Chips ohne EUV, greift dafür aber auf einen Interconnect Pitch von 40nm.
Es ist eine Voraussetzung für den neuen Chip ist, dass der Prozessor über mindestens einen AVX-512-Block und eine Grafikeinheit mit 40 EUs (Execution Units) verfügt. Wird die gleiche CPU ohne AVX-512, weiterhin im 2+2-Design aber in 14nm gefertigt, so hat sie nur 24 EUs und eine Die-Größe von 102mm².
Zur Quelle
Den Originalbeitrag lesen