TSMCs 2-nm-Fertigung: Der nächste Taktgeber für Apples, NVIDIAs und AMDs Chip-Zukunft?

Taiwan Semiconductor Manufacturing Company (TSMC) scheint mit seiner kommenden 2-nm-Fertigungslinie erneut einen Nerv der Branche getroffen zu haben. Noch bevor die Massenproduktion der sogenannten N2-Prozesse überhaupt Fahrt aufgenommen hat, übertrifft die Nachfrage offenbar jene der vorherigen Generationen – inklusive des viel gelobten 3-nm-Knotens (N3), der derzeit die Basis zahlreicher mobiler SoCs und GPU-Lösungen bildet. Es ist also weniger eine Überraschung als vielmehr eine logische Konsequenz technologischer Weiterentwicklung mit industriepolitischem Rückenwind.

Nachfrage noch vor Serienreife auf Rekordniveau

Laut taiwanesischen Quellen (Ctee) zeichnen sich schon jetzt klare Tendenzen ab: Die Abnahmeverträge für die 2-nm-Wafer füllen sich schneller als geplant. Kunden wie Apple, AMD, NVIDIA und MediaTek stehen angeblich bereits in der Warteschlange. Apple plant demnach die Integration im iPhone 18, NVIDIA soll den neuen Prozess für seine zukünftige GPU-Architektur Vera Rubin nutzen, und AMD wird mit der Zen-6-Reihe (Venice) der erste öffentlich bekannte Nutzer. Dass damit drei der größten Kunden TSMCs auf die neue Technologie setzen, dürfte auch den Rest der Branche unter Zugzwang setzen – mit entsprechenden Auswirkungen auf Preisgestaltung und Margen.

Technologischer Umstieg auf GAAFET: Mehr Spielraum, weniger Verbrauch

Was die neue Fertigungstechnologie so interessant macht, ist der Wechsel von FinFETs auf sogenannte Gate-All-Around Feldeffekttransistoren (GAAFETs), umgesetzt in Form von Nanosheet-Transistoren. Diese erlauben eine flexiblere Optimierung: entweder für gesteigerte Leistung oder geringeren Energieverbrauch. TSMC spricht dabei von einer Leistungssteigerung von rund 10–15 Prozent gegenüber dem aktuellen N3E-Prozess – wohlgemerkt bei vergleichbarer oder sogar reduzierter Leistungsaufnahme. Auch die Defektdichte, also die Fehlerrate bei der Herstellung, bewegt sich laut Berichten auf einem Niveau wie bei 3 nm oder 5 nm, was auf eine hohe Prozessreife hindeutet.

Knackpunkt Kapazität: Bis 2027 Verdreifachung der Waferproduktion erwartet

Ein zentraler Engpass dürfte in der Anlaufphase erneut die Produktionskapazität darstellen. Gegen Ende 2025 rechnet TSMC mit einer monatlichen Output-Menge von rund 50.000 Wafern. Diese Zahl könnte sich – sofern alles nach Plan läuft – bis 2027 verdreifachen. Neben dem Ausbau bestehender Kapazitäten in Taiwan plant das Unternehmen auch, die 2-nm-Fertigung ab 2028 im US-Werk in Arizona aufzunehmen. Der Ausbau außerhalb Taiwans dürfte dabei nicht nur eine Reaktion auf geopolitische Risiken sein, sondern auch dem Druck westlicher Regierungen nach lokalisierter High-End-Chipproduktion Rechnung tragen.

Preiseffekte: Höhere Chipkosten als logische Folge

Mit dem Technologiewechsel kommen voraussichtlich auch höhere Produktionskosten auf die Chipentwickler zu. Branchenkenner gehen davon aus, dass Unternehmen wie Qualcomm, MediaTek und Apple ihre SoCs künftig deutlich teurer einkaufen müssen – und diese Kosten, wie üblich, zumindest teilweise an OEMs und Endkunden weitergeben werden. Während Top-End-Smartphones schon jetzt Preise jenseits der 1000-Euro-Marke erreicht haben, könnte der neue 2-nm-Knoten für eine weitere Preisverschiebung nach oben sorgen – sofern sich die Industrie nicht in einer Margen-Schlacht wiederfindet.

Evolution, kein Hype

Obwohl die Begriffswahl vielerorts bereits in Richtung „Goldrausch“ tendiert, bleibt nüchtern festzuhalten: Die Einführung der 2-nm-Technologie bei TSMC ist ein evolutiver, kein disruptiver Schritt. Der technologische Wechsel hin zu GAAFETs war lange erwartet, die Performance-Gewinne sind zwar greifbar, aber nicht revolutionär. Dass die Nachfrage dennoch so stark ausfällt, liegt weniger an überbordender Begeisterung als vielmehr an einem klaren wirtschaftlichen Kalkül: Wer vorne mitspielen will, muss früh buchen – auch wenn noch nicht jede Maschine kalibriert ist.

Source: Ctee