Grundlagenartikel Vom Schaltplan bis zum fertigen Leiterplatten-Layout - allgemeinverständlich erklärt

Igor Wallossek

Format©
Mitarbeiter
Mitglied seit
Jun 1, 2018
Beiträge
3.451
Punkte
114
Alter
55
Standort
Labor
Ich habe ja schon einmal mit einem Artikel den groben Ablauf einer Entwicklung versucht zu erklären. Dabei habe ich auch sehr oberflächlich den Stromlaufplan und das Leiterplattenlayout angeschnitten. Danach hatte Igor im Artikel "Warum die Leistungssteigerung von Nvidias Ampere durchaus gewaltig sein könnte – die Boardpartner müssen bereits jetzt in die Übungsphase" mehrere Details angesprochen, die im Nachhinein zu einer längeren Diskussion im Forum geführt hatte.

Da bei dem Thema immer wieder hohes Interesse gezeigt wurde und man deutlich gemerkt hat, dass es noch viele Unklarheiten darüber gibt, möchte ich hier anhand eines schönes Beispiels das Ganze etwas näher (und vor allem allgemeinverständlich genug) erklären. Der Artikel kann trotzdem, auch wenn ich ein paar Bilder und Texte wiederverwendet habe, unter Umständen etwas schwieriger zu verstehen sein als die sonst übliche Text-Kost, aber ich vertraue da ganz auf den Sachverstand der Leser diieser Seite. Insights und Praxis sind immer eine interessante Paarung...

>>> Den gesamten Artikel lesen <<<
 

Besterino

Urgestein
Mitglied seit
Jul 22, 2018
Beiträge
2.709
Punkte
112
Großes Dankeschön dafür! Habe zwar die elektrischen Details bestenfalls zu 20% verstanden, aber die Grundprinzipien riechen mir völlig. Dabei ist das Ganze so geschrieben, dass man selbst als Laie den ganzen Text in einem Stück lesen kann!

@Igor Wallossek ich fänd's total cool, wenn Ihr bei solchen Fremdartikeln noch den Foren-Nick angeben könntet - zumindest wenn der Verfasser damit einverstanden ist. Ich vermute ja mal stark, dass dieser Beitrag vom @Deridex ist. ;)
 

Deridex

Urgestein
Mitglied seit
Dez 2, 2018
Beiträge
1.065
Punkte
62
@Besterino
Danke, das tut ungemein gut, nach dem der Artikel sich schon über Monate gezogen hat. Da war ich echt froh, als ich es gestern Abend an den Igor geschickt habe.
 

Besterino

Urgestein
Mitglied seit
Jul 22, 2018
Beiträge
2.709
Punkte
112
Ich liebe sowas. Gibt mir das Gefühl, mich ganz nah an High Tech ranzurobben. :D

Jetzt fehlt eigentlich nur noch ein Artikel, wo du mal an einem konkreten Beispiel einer Komponente erklärst, warum die Leitungen laufen wie sie laufen. Also irgend ein möglichst simpler Chip, wo er seine Daten herbekommt, wo er sie ggf. hinschickt, Stromversorgung (if any) undundund... und dann die Herausforderungen dabei die zu dem konkreten Leitungsverlauf geführt haben.

Was ich halt super fänd: wenn Du z.B. in den verwendeten 2D/ 3D Modellen einmal alle Leiterbahnen, die zu so einem Chip gehören, einmal im „Gesamtbild“ generell farblich hervorhebst und dann ggf. nochmal die einzelnen Leitungs“Klassen“ (wenn es sowas gibt, also z.B. Hochfrequenz, differenzielle Paare usw.)...

Alternativ: ein Datenblatt von einem Chip nehmen und für den Laien die sich daraus ergebenden Anforderungen an das Platinenlayout „übersetzen“: hier muss differenzielle paar dran, das da darf nicht wärmer werden als, hier besonders sensibel bei Einstrahlungseffekten etc.

Nur eine Idee, vermutlich auch wieder sehr aufwändig. Würde es für Doofies wie mich aber noch anschaulicher machen. ;)
 

Deridex

Urgestein
Mitglied seit
Dez 2, 2018
Beiträge
1.065
Punkte
62
Uff,
auf die Idee bin ich nicht gekommen. Ich denke es ist möglich, die einzelnen typen von den Leiterbahnen zu markieren. Auch wenn es mit etwas Aufwand verbunden ist. Mal sehen wann ich dazu komme. Aktuell eher nicht, da mich eine kleine Fiese Magendarmgrippe erwischt hat.
 
Zuletzt bearbeitet :

LurkingInShadows

Mitglied
Mitglied seit
Aug 28, 2019
Beiträge
93
Punkte
7
Besser als Corona^^

Prinzipiell klar: Lagenaufbau; Kupferschichten getrennt durch Isolator, und mit "Via"s verbunden

Wo ich irgendwie hänge ist:
Diese Kupferschichten sind jeweils keine echten Platten sondern eher Leitungsnetze, die auf den Isolator draufgelegt werden (wie auch immer geätzt/dampft/was weiß ich), dann kommt wieder n Isolator drauf, und das nächste Netz, rinse and repeat.
Oder bin ich da komplett falsch?
Falls nicht, erschließt sich mir die Komplexität der "buried Via"s nicht. (Bei der letzten betroffenen Isolatorschicht Loch bohren, Leitungsnetz drauf, Via leitend machen, weiter zum nächsten Isolator)
 

Deridex

Urgestein
Mitglied seit
Dez 2, 2018
Beiträge
1.065
Punkte
62
Es sind tatsächlich Kupferfolien bei denen die nicht benötigten Bereiche weggeätzt werden. Was die Komplexität der Buriet Vias angeht: Es sind einfach die zusätzlichen Arbeitsschritte die da den Preis treiben. Von der Arbeit her ist das Quasi stark vereinfacht eine Leiterplatte in einer Leiterplatte.
 

Besterino

Urgestein
Mitglied seit
Jul 22, 2018
Beiträge
2.709
Punkte
112
@Deridex Nur damit wir uns nicht missverstehen: bloß nicht ALLE Typen und ALLE Leiterbahnen farblich markieren - das erschlägt mich im Zweifel. Man müsste da eine sinnvolle Eingrenzung finden - mir kam eben ein Beispiel anhand eines spezifischen Chips/Bauteils sinnvoll vor - stelle mir das halt so vor, dass man anhand dessen einfach mal gut sehen könnte, welche unterschiedlichen Anforderungen an das Layout schon mit einem einzigen Bauteil verbunden sein können. Alternativ könnte man die Darstellung aber z.B. auf eine Lage/Layer beschränken oder noch was ganz anderes... was da Sinn macht, überlasse ich gerne Dir. :p
 

Deridex

Urgestein
Mitglied seit
Dez 2, 2018
Beiträge
1.065
Punkte
62
Schon klar ;)
Plan wäre im Moment bei der Darstellung der einzelnen Lagen des IMX6Rex z.B. die RAM-Anbindug und den ein oder anderen Bus einzufärben.
Edit: Und keiner gibt Tipps ab, um was es sich bei Bild45 handelt :p
 
Zuletzt bearbeitet :

Grafmarv

Neuling
Mitglied seit
Mrz 10, 2020
Beiträge
1
Punkte
1
Hallo, toller Artikel! Könntest du oder jemand mal näher erläutern, wie die Massesternpunkte und Massetrennung zwischen Analog und Digital handzuhaben sind? Ich versteh noch nicht so ganz. Sind da Vias im grünen und gelben Kasten? Kommt da irgend ein Bauteil drauf im blauen? Haben die Massen irgendwo eine Verbindung nahe dem Masseanschluss am Platinenversorgungsstecker?
 

Besterino

Urgestein
Mitglied seit
Jul 22, 2018
Beiträge
2.709
Punkte
112
Stimmt, ganz vergessen: das müsste ein AGP-Port gewesen sein?
 

Deridex

Urgestein
Mitglied seit
Dez 2, 2018
Beiträge
1.065
Punkte
62
@Besterino:)

@Gravmarv
Prinzipiell werden die Massen meist auch irgendwo verbunden. Das Zusammenführen der Massen wird dort gemacht wo es Sinn ergibt. Das ist nicht selten am Stecker. Andererseits kann es auch z.B. direkt unter dem IC sein, das einen Analog und einen Digitalteil hat. Es hängt immer vom jeweiligen Zweck ab.
 

Ebatman

Neuling
Mitglied seit
Apr 6, 2020
Beiträge
2
Punkte
1
@Deridex also für mich sieht die Schnittstelle nach einem PCI Stecker, der sowohl 3,3V als auch 5V kann, aus.

Wenn die Aussparung rechts nicht gewesen wäre hätte es bis auf 2 Pins ein VLBUS sein können (Man bin ich alt ^^)
 

Ebatman

Neuling
Mitglied seit
Apr 6, 2020
Beiträge
2
Punkte
1
Bei Leiterplattendesign kannst vermutlich 100 Seiten vollmachen und man hat noch immer nicht an alles gedacht ^^

Komme ein "wenig" aus dem Bereich :)

Masseflächen die im Ghz-bereich wie ein Kondensator wirken, von geplant bis vermieden (meist letzteres).
Die Produzierbarkeit duch einen Bestücker einhalten.
Das PCB genau definieren (unglaublich was hier alles an Hoppalas passieren )
Paddimensionen anpassen für besseren Yield.
Orientierung von Bauteilen am Platinenrand (Flexbruch beim Nutzentrennen)
Thermische Anpassungen in den Massezonen um im Reflow eine gleichmässige Durchwärmung zu erreichen für besseren Yield.
Reworkmöglichkeit berücksichtigen = ein 0201 Bauteil zwischen 2 dicken Spulen auf einem 16layer PCB ist fast nicht reparierbar
Bei beidseitig bestückten Platinen auf Produzierbarkeit achten ... z.b. schwere Spulen auf beiden Seiten verursacht Zusatzkosten weil Kleber notwendig.
Flex beachten und empfindliche MLCCs nicht in mechanisch beanspruchten Zonen setzten, oder wenn notwendig auf entsprechende MLCCs umstellen.
BOM pflege --- nicht jeder Hersteller, passiver Bauteile, hat die selben Größentolleranzen (Samsung hier als schlechtes Beispiel bei MLCCs).
Platinen Trocknen vor der Bestückung oder sogar Tempern bei Starrflex.
Bei den verwendeten Bauteilen auch auf das MSL achten, bei Supersensiblen Bauteilen wirds sehr aufwändig.
Nutzenerstellung ... wenn man die selber macht kann man sogar zwischen den Mousbites Testleitungen routen um "IN-Panel" zu testen.
Hat den Vorteil das man die Hartvergoldeten Steckkontakte komplett Jungfräulich zum Kunden geliefert bekommt.
Oder ein Rework im Komplettnutzen meist deutlich leichter klappt.
Wenn der Silkscreen als Positionierungshilfe verwendet werden soll (BGAs) nur Schablonendruck kein Inkjet.
Insbesondere dann Inkjet Ausschließen wenn direkt neben finepitch BGAs gedruckt wird ... die dinger ziehen gerne mal fäden quer über die Pads.

sorry für diese WOT aber ich fang da immer zum Labern an wenns um PCBs geht :D
 

Deridex

Urgestein
Mitglied seit
Dez 2, 2018
Beiträge
1.065
Punkte
62
Schön das hier jemand ist, der mitreden kann (y)

Ich habe mich hier so weit es geht bemüht, das für den normalen Menschen verständlich halten. Du willst nicht wissen, wie oft ich den Text über den Haufen geworfen habe :). Musste mir wirklich genau überlegen: Kann ich das wirklich schreiben? Ist das wirklich verständlich? Über das Leiterplattenlayout kann man ja nicht nur ein Buch schreiben :D
Aber gleichzeitig war es mir wichtig, dass verstanden wird, was stellenweise für ein Aufwand getrieben wird. Es wird da ja auf IT-Seiten gerne über solche Dinge geschimpft was mich doch etwas stört.
 
Oben Unten