@Igor
Das PT in Prozent entspricht nicht dem Asic Powerlimit (255+20%), das ist ein Wert den AMD sehr geheim hält bzw. woran sich dieser ausrichtet. Arbitrator, wie du richtig ansprichst.
*grundsätzlich ist es bisher so, das dieser Wert dem maxVoltage (Table) von Stage7 entsprach (nicht max Voltage allgemein -> Asic Quality -> Binning!), jeder Voltagedroop der bei starken Taktschwankungen auftreten kann, kann eine höhere als maxV GFX fordern, was dann den Wert in Prozent negativ beeinflusst (von -> bis, wie 0-20 aber auch nur 10% entsprechen kann), weniger ist dann oft mehr.
Interessant ist das maxV GFX und maxV SoC diesmal bei der Größe der SKU, auf dem gleichem Wert belassen wurden, keine SoC Entkopplung mehr? Was nach stabilerer Versorgung aussieht. Trotz niedriger max Voltage liegt das maxV SoC Limit höher, was wohl nach machbarem Speicher OC aussieht oder mit dem GDDR6 Phy in Zusammenhang steht.
Wichtiger in dem Zusammenhang wären sowieso, die Frequency und DPM State (siehe Boost 1749/1773/1801 bei der VII), mit der max Voltage allein, kann man in dem Fall nicht viel anfangen.
Für dich gilt immer NDA!
*Asic Power wurde imo mit Vega eingeführt und gilt für den Interposer+allem was da drauf hängt, dort gibt es an den Pins keine gesonderte Messung, der einzelnen Schienen. Die Data Fabric kann es schon.
