News Chinesischer Halbleiterhersteller SMIC startet 7nm-Prozess in Q4 und erwartet 20% Leistungsverbesserung

Igor Wallossek

Format©
Mitarbeiter
Mitglied seit
Jun 1, 2018
Beiträge
10.107
Bewertungspunkte
18.596
Punkte
114
Alter
59
Standort
Labor
Der 7-nm-Prozess der Semiconductor Manufacturing International Corporation (SMIC), Chinas fortschrittlichste und größte Fertigungsstätte, wird laut kkj.cn im vierten Quartal mit einer Kleinserienproduktion gestartet. Im Vergleich zu 14 nm verbessert der N+1-Prozess von SMIC die Leistung um 20 %, reduziert den Stromverbrauch um 57 %, verringert die logische Fläche um 63 % und reduziert die SoC-Fläche um 55 %, so Dr. Liang Mengsong, Co-CEO von SMIC, in dem Bericht...




>>> Hier die gesamte News lesen <<<
 
Welcher nm-Prozess im Vergleich ist hier gemeint? Der Fake-7nm von TSMC und Co (was Intels 10nm) entspricht, oder der 7nm von Intel?
 
@k0k0k0: Ist wahrs. zumindest grob ein Äquivalent zu TSMCs N7 (CLN7FF) bzw. Intels 10nm+ (P1274), die beide noch rein DUV-basiert arbeiten. Nicht auszuschließen ist jedoch auch, dass deren N+1 ggf. gar näher an Samsungs 8LPP ist, bei dem es sich effektiv um eine 10nm-Weiterentwicklung handelt, denn AnandTech schreibt zum N+1: "The technology has certain features that are comparable to competing 7 nm process technologies, but SMIC wants to make it clear that N+1 is not a 7 nm technology."

Deren PPA-Angaben nützen leider nichts bzgl. einer Einschätzung, da die rein relativ auf ihren eigenen 14 nm-Prozess bezogen sind. (Die Prozentwerte liegen jedoch in etwa vergleichbaren Regionen, wie sie auch TSMC für seinen N7 (7FF) ggü. ihrem 16FF+ angibt.)

Prozessnamen herstellerübergreifend rein auf Basis des Namens zu vergleichen ist mittlerweile kaum möglich. Beispielsweise kündigte TSMC im Nov.'16 die vierte 16nm-Prozessiteration an, die auf den 16FFC folgte, jedoch änderte man kurzerhand den Namen um vertriebstechnisch besser mit Samsung und Globalfoundries konkurrieren zu können, sodass der Prozess fortan 12FFC genannt wurde (nVidia verwendet diesen bspw. für Turing als 12FFN).
 
Zuletzt bearbeitet :
Soweit ich das sehe, haben die aktuellen Bezeichnungen wenig mit der wirklichen Strukturgröße zu tun.

Hier gibt es einen Gegenüberstellung der 14nm Nodes:

Wenn das von Wikipedia so stimmt, driften in meiner Sicht die Bezeichnungen und die wirklichen Strukturgrößen doch weit auseinander.
 
Als ich vor ein paar Jahren mal mehr mit EUV zu tun hatte, war jedenfalls Intels 14nm kleiner oder gleich „groß“ als die seinerzeit nur geplanten ~10nm und kleiner von anderen.
Ist aber schon länger her und bin da technisch nicht mehr so nah am Ball.
 
Ich kann nur hoffen, dass Europa aus der Krise lernt - auch aus dem Theater um 5G von Huawei - und anfängt, selber wieder eine Halbleiterproduktion auf die Beine zu stellen. Man subventioniert die Landwirtschaft mit unglaublich viel Geld, dann muss auch für Hochtechnologie was drin sein, immerhin kommen die Belichtungsmaschinen aus den Niederlanden. Dass Europa auch etwas bewerkstelligen kann hat man mit Airbus und der Ariane gesehen, es geht, wenn man nur will.
 
Als ich vor ein paar Jahren mal mehr mit EUV zu tun hatte, war jedenfalls Intels 14nm kleiner oder gleich „groß“ als die seinerzeit nur geplanten ~10nm und kleiner von anderen. [...]

Verglichen mit den 10 nm von TSMC und Samsung ... zumindest so in etwa, wenn es auch nicht ganz heran reichte, aber zumindest schon relativ nahe dran und bezüglich Intel's originalen 14nm (P1272).
In 2018, mit 14nm++, hat Intel die Logikdichte etwas reduziert, sodass sie höhere Taktraten fahren konnten, d. h. der aktuell genutzte 14nm-Prozess packt nicht mehr ganz so Dicht wie der ursprünglich 2014 mit Broadwell eingeführte Prozess.

Intels 10nm (P1274) erreicht, wie auch TSMCs 7nm (N7), mit der High Density-Lib in etwa eine Logikdichte von bis zu 100 Mio. Transistoren pro mm2. Ob Intel den Wert aktuell noch mit 10nm+ (Ice Lake U/Y) oder gar mit 10nm++ (Tiger Lake U/Ice Lake SP) beibehält, ist mir nicht bekannt; möglicherweise hat man den Wert hier auch ein klein wenig reduziert? (Zumindest Tiger Lake soll bereits signifikante Taktfortschritte erreichen, wobei bisher unbekannt ist, wie diese erreicht wurden; Intel ist hier in den letzten 24 bis 36 Monaten recht zurückhaltend bzgl. Detailinformationen geworden.)
Deren 7nm (P1276) sollen mit umfangreicher EUV-Nutzung ersten Schätzungen zufolge über 200 Mio. Transistoren pro mm2 erreichen (ab etwa Mitte 2021 produktiv).

Siehe u. a. WikiChip.org und AnandTech.
 
Zuletzt bearbeitet :
Wie gesagt, ich bin da etwas raus. Damals war ich wirklich recht nah dran und hatte das von Leuten, die es definitiv wussten. ;)
 
Oben Unten