[...] Und die Politik mit dem Speicher habe ich auch noch nicht so ganz durchschaut...
12GB bei der 3060 und 8 GB bei der 3070?
Dann müsste jan och ne 3080 mit 6GB und ne 3090 mit 4GB folgen...
Mehr Speicher bei weniger Rechenleistung macht für mich keinen Sinn...
@Grestorn hat das Thema ja schon weitestgehend erklärt, ergänzend:
Nicht die Kombination Rechenleistung und Kapazität ist relevant sondern die Kombination Rechenleistung und Speicherbandbreite und letztere wird bei GDDR maßgeblich durch die Breite des verwendeten Speicherinterfaces (Anzahl der GDDR-Controller, jeweils 32 Bit *) bestimmt:
GA102 : 384 Bit = 12 Controller
GA104 : 256 Bit = 8 Controller
Daraus ergeben sich direkt die möglichen Speicherkapazitäten, so bspw. eine RTX 3090 mit zwangsweise minimal 12 BGAs = 12 GiB und maximal 48 GiB (16 Gb-BGAs im Clamshell-Verfahren, also zwei BGAs pro Controller). #)
Oder bei der RTX 3070 minimal 8 BGAs für die Nutzung der vollen Speicherbandbreite = 8 GiB oder aber alternativ 16 GiB mit 16 Gb-BGAs, optional auch 32 GiB im Clamshell-Verfahren, nur macht so eine Lösung nur wenig Sinn (bestenfalls für das Datacenter fürs Interencing), sodass man eine solche absehbar nicht zu Gesicht bekommen wird.
Auch bei AMD ist die Speicherbestückung nicht unbedingt "sinnvoller" (16 GiB sind für den Mainstream bspw. maßlos überzogen und eher ein vertreiebstechnisches Argument), sondern resultiert unmittelbar aus den getroffenen Designentscheidungen und technischen Notwendigkeiten.
AMD kam wohl rechentechnisch zu dem Schluss, dass es fertigungstechnisch für sie günstiger wird (also höhere Marge) mit einem großen L3-Cache und dafür einem schmaleren Speicherinterface. Die Grenzen wurden hier bei 128 MiB L3 und bei 8 Controllern gezogen. Der Cache verbraucht pauschal zusätzliche, zu belichtende Wafer-Flache, die sich TSMC bezahlen lässt, dafür braucht es im Chip jedoch weniger Controller (eine Strom- und Platzersparnis), weniger Leitungen auf dem PCB (bspw. keine Erhöhung der PCB-Lagen erforderlich) und es müssen weniger GDDR-Chips verbaut werden. Mit 8 Controllern gehen bei AMD jedoch bestenfalls 8 oder 16 GiB **) um die volle Speicherbandbreite zu erhalten und 8 GiB wären für die HighEnd-Karten nicht konkurrenzfähig gewesen, also hatte AMD gar keine andere Wahl als 16 GiB anzubieten.
Zudem erkennt man bei AMD, dass die Kombination 128 MiB L3 und 256 Bit (8 Controller) bereits einen Kompromiss darstellt, denn bei 4K sinkt die Leistung von BigNavi bereits etwas stärker ab, weil die Cache-Hitrate signifikant sinkt, da der beschränkte Cache hier die nur 256 Bit Speicherbandbreite nicht mehr ausreichend kompensieren kann. ***)
#) Natürlich könnte man auch eine RTX 3090 mit zwei deaktivierten Cotntrollern und nur 10 GiB betreiben, jedoch bleibt zu vermuten, dass sich nVidia was bei den 12 Controllern und 936 GiB/s gedacht haben wird, denn die sind voraussichtlich notwendig um die 82 SMs nicht nennenswert auszubremsen.
*) Wobei die 32 Bit sich auf 32 Datenleitungen beziehen. Die aktuellen GDDR6-BGAs verwenden faktisch 180 Pins bzw. Balls unter dem Chipgehäuse.
**) Theoretisch wären auch via Clamshell 32 GiB möglich, jedoch wird man so etwas sicherlich ausschließlich auf Radeon Pro's zu sehen bekommen.
***) In Verbindung mit RDNA3 und einem neueren Fertigungsprozess kommen dann vielleicht 192 MiB L3 zum Einsatz, denn am SI lässt sich nicht viel optimieren, da mehr als 8 Controller, also 16 MiB auch Ende 2022 für Consumer wenig Sinn ergeben werden.
Sollte dagegen die Rechenleistung beträchtlich gesteigert werden können, würde auch die benötigte Speicherbandbreite deutlich ansteigen. In dem Fall wird man erneut bewerten müssen ob eine HBM-Implementation in Verbindung mit RDNA3 zumindest im HighEnd dann vielleicht doch wirtschaftlich wäre.
Ähnliche Überlegungen gelten auch für nVidia mit Blick auf 2022, wobei hier die Frage ist, ob deren Micron-Experiment tatsächlich nur für eine Gen herhalten soll(te) bzw. geplant war. Micron erklärte seinen OC-Speicher weiterentwickeln zu wollen, auch nVidia könnte seinen L2 deutlich vergrößern oder einen L3 hinzufügen und auch hier könnte man zumindest im HighEnd über HBM nachdenken. Letzten Endes schlicht eine Frage der Wirtschaftlichkeit ... man wird sehen.