AMD EPYC 9006 “Venice” – Zen 6 & Zen 6C mit bis zu 256 Kernen im Anflug

[Redaktion]

Während die ersten Turin-Prozessoren mit Zen-5-Kernen noch den Weg in die Serverräume finden, tauchen bereits belastbare Details zur nächsten EPYC-Generation „Venice“ auf – und die haben es in sich. AMD scheint sich nicht mit einer bloßen Evolution zufrieden zu geben: Zen 6 und Zen 6C stehen in den Startlöchern und bringen neben einem neuen Fertigungsprozess auch massive Architektur-Upgrades. Die jüngsten Leaks – unter anderem aus Baidu-Foren und durch bekannte Quellen wie Bionic_Squash – lassen eine neue Ära im Server-Segment vermuten. Aber wie immer: Zahlen mit Vorsicht genießen, bis AMD selbst spricht. Zen 6 und Zen 6C – zwei Architekturen, ein […] (read full article...)

 

[8j0ern]

Das liest sich viel versprechend, aber 2nm hören sich schon sportlich an!
Da sind wir nicht mehr weit weg, von nicht Machbar.

Lets see, if the bird sprite the wings.

 

[hansdampf]

Das liest sich viel versprechend, aber 2nm hören sich schon sportlich an!
Da sind wir nicht mehr weit weg, von nicht Machbar.

Da ist noch einiges an Spielraum. Zwei Kupferkerne haben 0,2 Nanometer. Und die Angaben der 2 Nanometer beziehen sich nicht auf die Größe eines Transistor, sondern der kleinste Querschnitt eines Teilabschnittes. Ein kompletter Transistor ist ca. um den Faktor 10 Größer (~ 20 Nanometer)

 

[8j0ern]

Mit neuen Erkenntnissen sehe ich da auch Spielraum, trotzdem Beeindruckend was die Fabs inzwischen "Zaubern" können.

Fluor Atome, Tunnel wohl auch, wenn sie eine Bestimmte Zusammensetzung haben: https://www.scinexx.de/news/physik/element-fluor-erstmals-beim-tunneln-ertappt/

Am Wissen, wird es nicht scheitern.


€dit: Für die AMD Dinosaurier unter uns: Venice ist ein Bekannter Code-Name, der wird nicht zum ersten mal genutzt.

 

[leonavis]

Beide setzen auf AMDs neue Plattformen SP7 (High-End) und SP8 (Entry/Scale-Out), wobei SP7 eine TDP von bis zu 600 Watt anstrebt – ein beachtlicher Sprung gegenüber den 400 Watt der Zen-5-basierten EPYC 9005 “Turin”-Chips.

Hmm nope. Das war Zen4. Zen5-Flagschiffe (Epyc 9965 für 5C mit 192 Kernen, 9755 für 5 mit 128 Kernen) haben 500 Watt und waren deshalb auch nicht mehr mit Zen4-Mainboards trotz SP5 kompatibel.

Da stimmt dann auch die erste Zeile der Tabelle nicht mehr, Zen5 hatte bis zu 128 Kerne. Zen 5 benutzte dabei bis zu 16 CCDs mit 8 Kernen, Zen 5c bis zu 12 CCDs mit 16 Kernen.

Weswegen ich diese Voraussagen (oder Spekulationen) für äußerst unwahrscheinlich halte:

• Zen 6 als klassische Performance-Variante mit bis zu 96 Kernen und 192 Threads (12 Kerne pro CCD, 8 CCDs max.).
• Zen 6C als dichte, hocheffiziente Ausführung mit bis zu 256 Kernen und 512 Threads (vermutlich 32 Kerne pro CCD, 8 CCDs).

 

[Homerclon]

Und die Angaben der 2 Nanometer beziehen sich nicht auf die Größe eines Transistor, sondern der kleinste Querschnitt eines Teilabschnittes.

Nicht mal das, die Bezeichnungen des Fertigungsprozesses ist nur noch ein Name, mehr nicht. Es gibt keinerlei Zusammenhang mehr mit irgendwelcher tatsächlichen Größen, irgendeines noch so winzigen Bereichs eines Chips.

Intel waren die letzten, die noch irgendeinen realen Bezugspunkt hergenommen hatten. Aber mit Umstellung der Bezeichnungen auf "Intel X", haben sie das auch fallen gelassen. So wurde Intels (Enhanced) 10nm in Intel 7 umbenannt.

Daher wäre es eigentlich auch Sinnvoller, wenn man bzgl. des Fertigungsprozesses nicht mehr von nm spricht, eben weil es eh keine akkurate Angabe mehr ist.

 

[8j0ern]

OK, TSMC spricht unter anderem auch vom N2 : https://www.tweaktown.com/news/1050...rpassing-3nm-7nm-at-similar-stages/index.html

Ich meine, wer kann das schon Nachmessen von uns?
Da müssen wir uns schon auf den Hersteller verlassen, er muss schließlich wissen, welche Genauigkeit die Fertigung haben muss um solche Strukturen hinzubekommen.

 

[leonavis]

Wiki says:


Quelle

Oh, und anscheinend haben die Nanomter schon seit vor 2000 mehr mit Marketing als mit irgendwelchen tatsächlichen Größen zu tun. Intels 10nm war tatsächlich eine Gate-Length von 18nm. 1997-2012 hatte man "zu groß" gerechnet, die Größe des Gates war kleiner als der Nodename. Ab 2012 dann, damit fing Intel an, ging es in die andere Richtung.

Quelle: "No more nanometers"

 

[8j0ern]

EUV Lithographie hat eine Wellenlänge von 13,5nm, aber der Tisch wo der Wafer aufliegt hat auch 2 Achsen, somit sind schon kleinere Strukturen Möglich.
Die Modernen CNC Maschinen sind da auch schon sehr Präzise.

Edit: Granit Tische gibt es z.B. mit einer sehr kleinen Oberflächen Abweichung, dank Wasserschneide Technik mit Extremen Druck.

Bsp: https://www.jfa.de/produkte/p/1/arbeits-und-labortisch/

 

[hansdampf]

Ich meine, wer kann das schon Nachmessen von uns?

Wende Dich mit einer Probe einfach an einem Institut. Ein Rasterelektronenmikroskop haben da viele. Oder für Igor sollte es auch kein Problem sein, der hat genügend Kontakte. Man muss nur den DIE ablöten und vorsichtig abschleifen und läppen bis man die Belichtungsstruktur sieht.

Also das nachmessen wäre kein Problem.

 

[8j0ern]

Wende Dich mit einer Probe einfach an einem Institut. Ein Rasterelektronenmikroskop haben da viele. Oder für Igor sollte es auch kein Problem sein, der hat genügend Kontakte. Man muss nur den DIE ablöten und vorsichtig abschleifen und läppen bis man die Belichtungsstruktur sieht.

Also das nachmessen wäre kein Problem.

Danke, das werde ich machen wenn ich Misstrauisch sein sollte.
Zeiss sollte jedem ein Begriff sein, vor allem wenn Marketing keine Rolle spielt, sondern Präzision.

Es gibt genug ISO Labore die Messtechnisch abgesegnet sind mit Zertifikate, das ist keine Zauberei.

ANSI National Accreditation Board | ANAB

ANAB, the ANSI National Accreditation Board, provides accreditation services in over 75 countries and is the largest accreditation body in N. America.

anab.ansi.org