News AMD hat große Pläne mit “Zen” – Intel ist dabei kein Vorbild

[Jakob Ginzburg]

In einem Interview mit den Kollegen von Anandtech hat AMD über ihre Pläne und Ziele gesprochen und verraten, dass sie mit zukünftigen Zen-Prozessoren, einschließlich Produkten aus der Zen 3, Zen 4 und Zen 5-Reihe, die aktuelle Standard-IPC-Wachstumsrate zu übertreffen und den Endbenutzern deutlich mehr CPU-Leistung mit jeder neuen Generation zu bieten.

Es ist ein offenes Geheimnis, dass AMD an zukünftigen Zen-Kernen arbeitet und das Chip-Design für Zen 3 bereits fertiggestellt hat. Paralell arbeiten mehrere Teams an den Zen 4 und Zen 5 Produkten der nächsten Generation. AMDs CTO, Mark Papermaster, hatte einige interessante Informationen bezüglich der zukünftigen Zen-Core-Roadmap und der damit verbundenen Auswirkungen auf die IPC.

Zum Beitrag: https://www.igorslab.de/amd-hat-grosse-plaene-mit-zen-intel-ist-dabei-kein-vorbild/

 

[Derfnam]

Hm. IPC uplift every 2 years ist ja nett, aber 2017 und 2020? Naja.
Was mich durchaus belustigt, ist die Verwendung der Begriffe 'Tick' und 'Tock', um AMDs Pläne darzustellen, obwohl nachdrücklich darauf verwiesen wird, dass AMD sich daran nicht orientiert. Davon abgesehen: hab ich da was gänzlich falsch verstanden oder wird tatsächlich behauptet, dass sich der 7nm+-Zen 3 nicht am 7nm-Zen 2 orientiert?

 

[Deridex]

Für mich wirkt das so, als wenn die Verwendung der "Tick" "Tock" Begriffe nicht auf AMD zurückzuführen ist.

 

[Derfnam]

Was du nicht sagst...^^

 

[HerrRossi]

Das hier
Was die Anzahl der Kerne betrifft, will AMD die Grenzen mit zukünftigen Zen-Architekturen, einschließlich Zen 3, weiter verschieben. So wie Zen 2 die Kernanzahl von Zen verdoppelt hat und bis zu 64 Kerne sowie 128 Threads bietet, würde auch Zen 3 höhere Kernanzahl mit dem verbesserten Knoten vorantreiben.
kann ich dem Interview so nicht entnehmen, Papermaster sagt folgendes:
"There is a rate and pace that as a CPU vendor you have to manage with this because you cannot increase the rate of change of the number of cores at a faster rate than the software can take advantage of it! But we’re clearly adding more engines on CPUs and GPUs, and those specific hardware engines will remain a force going forward. Now it clearly has to be done in a balance with memory and IO – we have to be able to provide a balanced system. We know this very well at AMD, and that’s what we’re going to keep doing."

An Interview with AMD’s CTO Mark Papermaster: ‘There’s More Room At The Top’

www.anandtech.com

Für mich liest sich das so, dass man mehr "engines" auf den Kernen unterbringen will/wird, was aber nicht zwangsläufig mehr Kerne bedeutet, weil auch die Software erst aufholen muss, um mit den vorhandenen vielen Kernen klarzukommen und das alles muss auch mit Speicher und IO ausbalanciert sein.

 

[gerTHW84]

"Tick-Tock" stammte von Intel aus 2007 (ab Penryn, 65nm) mit "Tick" als Die-Shrink und "Tock" als überarbeiteter Mikroarchitektur und das jeweils im Wechsel. Ab 2014 führte Intel "Refresh"-Schritte ein und weichte das Schema auf und Anfang 2016 kündigte Intel das (in)offizielle Schema dann entgültig auf zugunsten einer 3-Schritt-Variante "process / architecture / optimization". Diese wiederum verwusch ab 2019 zunehmend, denn mit der neuen Roadmapausrichtung ab 2Q19 (offiziell) löste man die starre Koppelung zischen Mikroarchitektur, Fertigungsprozess und konkreten Prozessordesigns auf. (Intel nutzt aktuell umfangreich den P1272 (14nm) sowie in diesem Jahr auch deutlich umfangreicher den P1274 (10nm) in einer bereits optimierten Variante und ab 2021 erstmals den P1276 (7nm) für GPGPUs, aktuell gibt es die "Skylake", Sunny Cove und Willow Cove-Architektur sowie aktuelle Tremont-Kerne bei den Atoms, die z. B. in Lakefield sogar zusammen genutzt werden und auf den Markt gebrachte CPU-Generationen bedienen sich nun unterschiedlicher Technologien, so setzt sich die 10th Gen aus Comet Lake S/U ("Skylake", 14nm) und Ice Lake Y/U (Sunny Cove, 10nm) zusammen.)

Das Ansprechen von AMD auf "Tick-Tock" ist wohl das typische Bestreben nach der Suche eines bekannten Musters in einer noch unbekannten oder schlecht definierten Struktur, jedoch hat AMD damit nichts zu tun, zumal sie nicht einmal eigene Fertigungskapazitäten besitzen und einen wesentlichen Teil von "Tick-Tock" daher gar nicht selbst bestimmen können (und auch Intel hat schon seit Jahren nichts mehr damit zu tun).
Interessanterweise kann ich mich nicht erinnern irgendwo in Verbindung mit Intel kürzlich eine Frage gelesen zu haben, ob sie möglicherweise "zu Tick-Tock zurückkehren" würden, da auch sie auf der IEDM unmissverständlich eine angezogene Kadenz ankündigten bzw. auswiesen. So wie es sich aktuell bei denen darstellt (siehe Klammer oben), verbietet sich so eine Annahme aber schon von selbst, was das Ausbleiben der Frage erklärt. Warum man jetzt meinte AMD derartiges zu Fragen, ist jedoch nicht weniger weit hergeholt.

@HerrRossi:
CPU-Kernzahlen werden in den nächaten 12 Monaten sicherlich nicht explodieren (insbesondere nicht auf dem Desktop/Mainstrem, der/das jetzt schon ein vorerst nahezu sinnvolles Maximum erreicht hat mit 16 Kernen). Zudem werden im Datacenter/HCP wesentliche Workloads von hochspezialisierten Funktionseinheiten berechnet (GPUs, FPGAs), sodass der Bedarf für noch mehr Kerne pro Knoten nur mäßig ansteigen wird und im Wesentlichen der Zuarbeit dieser Funktionseinheiten dient.
Beispielsweise würde ich erst mit Zen4/Genoa einen mäßigen Anstieg der Kernzahlen erwarten, was dann auch überhaupt dort erst sinnvoll möglich ist, da Epyc's Speicherinterface (2x8 Kanäle) hier ansonsten deutlich beschränkend wirken dürfte für > 128 Kerne (bzw. > 256 Threads), denn DDR5 wird AMD (auf dem Server) erst mit Genoa einführen. (Beispielsweise den oft vermuteten L4-Cache wird es bei Milan augenscheinlich noch nicht geben.)
Was bei AMD daher wohl als nächstes kommen wird, ist eine interne "Verbreiterung" der Rechenkerne für mehr Durchsatz, so bspw. eine zusätzliche (f)mul-Einheit o. Ä. Interessant dürften auch die Anpassungen an Epyc für den für 2021 geplanten Frontier sein, denn der wird auf customized Zen3/Milan-CPUs basieren (und nicht auf Zen4) und F.Norrod erwähnte hier zumindest, dass sich die Customization nicht auf so etwas Triviales wie eine einfache Kernzahlskalierung beziehen wird.

@Derfnam:
"Davon abgesehen: hab ich da was gänzlich falsch verstanden oder wird tatsächlich behauptet, dass sich der 7nm+-Zen 3 nicht am 7nm-Zen 2 orientiert?"
Wie kommst du darauf, bzw. wo meinst du derartiges gelesen zu haben? - Bisher ist bei Zen alles eine iterative Weiterentwicklung und aktuell wird lediglich Zen4 größere Änderungen einführen, zu wesentlichen Teilen zweifelsfrei aber weiterhin auf der bekannten Zen-Architektur aufbauen.
Das einzige, was ich da "etwas konkreter" zu Zen3 lese, ist die schon bekannte CCX-Umstrukturierung, die M.P. jedoch nicht im Detail ausführen wollte, die aber soweit schon grob bekannt ist: Das aktuelle Chiplet/CCD implementiert zwei Compute Core Complex mit jeweils vier Rechenkernen, L2 und einem gemeinsamen 16 MiB-L3. Die beiden CCXe auf einem CCD haben keinerlei Verbindung untereinander. Mit Zen3 wird man den CCX auf das gesamte Die erweitern, d. h. es wird ein 8 Kerne umfassendes CCX mit einem großen, gemeinsamen L3 für alle 8 Kerne geben. Eine wesentliche Herausforderung hierbei dürfte die Cache-Latenz sein, die schon bei Zen2 mit der Verdoppelung der L3-Cache-Größe angestiegen ist.
Darüber hinaus sind noch ein paar interne, architektonische Kleinigkeiten zu erwarten, die bisher aber nicht weiter ausgeführt wurden und kleinere Vorteile durch die Verwendung von TSMCs N7+ (mit vier EUV-Schichten) anstelle des bisherigen N7.

 

[Derfnam]

Ich habe da ein Verständnisproblem, weil ich aus dem Getictactoe nicht schlau wurde. Und werde. Erst orientiert sich AMD nicht an Intels Schema, aber kurz darauf ist Zen 3 ein Tock. Wtf?

 

[gerTHW84]

Wie gesagt, was man aktuell zur Entwicklung sieht ist eine iterative Weiterentwicklung und Ian schreibt ja nicht umsonst "the current [AMD] roadmap as a sort of tick-tock model [?]". M.P. verneint das und schlussendlich kann er auch gar nicht anders, weil bereits Zen2 mit dem N7, wenn man es unbedingt irgendwie auf "Tick-Tock" abbilden wollte, quasi ein "Tick" und "Tock" gleichzeitig gewesen wäre, während Zen3 dann nur ein "Tock" sein wird, da die Zugewinne durch den N7+ nur gering sind (der zudem auch keinen Full-Node sondern nur eine Prozessiteration darstellt). Dagegen Zen4 würde zweifelsfrei ein "Tock" sein, da hier DDR5 und ein neuer Epyc-Sockel bereits bekannt sind und würde wahrscheinlich auch wieder gleichzeitig ein "Tick" sein, da AMD vermutlich auf TSMCs N5(P) wechseln wird (zumindest für Genoa, wahrs. 2HJ21).

Schlussendlich ist "Tick-Tock" aber kein marktwirtschaftlich oder fertigungstechnisch oder sonstwie festgelegter/definierter Begriff sondern mehr oder weniger eine inoffizielle Benennung der Verfahrensweise, die man bei Intel ab 2007 beobachten konnte.
Am besten "Tick-Tock" hier einfach ingorieren, denn hierbei handelt es sich nur um den fehlgeleiteten Versuch einer Kategorisierung (mehr dazu in der Kognitionswissenschaft ).

 

[Derfnam]

Now, that clears it all up, nice tocking to you^^.
Und dabei soll man Zen bleiben?

 

[rockys82]

Noch einen internen Cache/Speicher drauf in form von einer art HBM Modul, selbst 1GB reichen die direkt angebunden sind von mir aus als L4 wäre noch eine Interessante sache.

Oder diese dann noch anderweitig nutzen zu können, oder gar anders Miniflashspeicher wie SSD/NVME der direkt an der CPU hängt ohne PCIe irgendwas beschränkung wo man dann nett das Betriebssystem und alle wichtigen Progs drauf machen kann würde ich Geil finden, da machen es dann auch 500GB.

Einfach mal neues Probieren oder andere Wege gehen, das würde endlich mal veränderungen bringen für den reinen CPU Sockel.

 

[Denniss]

Zen3 ist natürlich nicht komplett neu, es ist mmer noch eine Weiterentwicklung von Zen2. Ein paar sachen werden verbessert/optimiert, einiges kommt sicherlich hinzu wogegen anderes entschlackt wird. Dazu die verbesserte Fertigung.
Unter Entschlackung verstehe ich das Vereinigen der 2x4er CCX auf einem Chiplet in ein 8er CCX, dabei entfällt viel unnötige Kommunikation über das I/O Chiplet da Abfragen zwischen den CCX meines Wissens nach so gehandhabt wurden.
Das und der nun geminsam nutzbare riesige L3 sollte die Cache- und Speicherlatenzen weiter reduzieren.
Die verbesserte Fertigugn bringt geringeren Verbrauch, höheren Takt oder einen Mix aus Beidem.
Was sonst noch dazukommt oder verbesert wird werden wir am 6. Januar ab 23:00 wohl erfahren.

 

[cpu-freak]

was mich eigentlich nur nervt ist grad ein bisschen die vorplanung, brauch ich halt für job.

Wann kommt SP5/DDR5/PCI-E 5 genau ? wie sehr kann man sich drauf verlassen ? Wie weit wird SP3 doch noch geführt. Hieß ja auch mal Threadripper 3000 CES 2019..kaufbar war er dann doch erst 25.11.2019 - und dann noch zum Hammerpreis..

naja gut ..jetzt gehts halt fast genausoweiter, ohne Konkurenz kann AMD halt die Preise nehmen die sonst Intel auch genommen hätte.

Gibt zwar imemr wieder hübsche Roadmaps, aber seit n paar Jahren kann man sich überhaupt nicht mehr drauf verlassen.
Argumente, teils ja auch berechtigt komme dann aufeinmal dazwischen ; 5nm Fertigung ausgelastet, DDR4 Lager oder x399 Chipsatz noch nicht leer, Ausbeute zu gering, verschoben, verlängert, gestrichen - fühl mich halt seit einiger Zeit etwas zu warm gehalten, anstatt "ist fertig wenn fertig oder ist garantiert Datum X fertig"

Das ist was die Industrie verlangt!

..und kein Sockel/Board/Planungsunsicher Wahnsinn - ansonsten kann man Roadmaps/Hype auch alles sein lassen, wenn man Rechner kauft, kauft man halt was es grade gibt, weil der Rest eh keine Hand hat und der Fuß noch nicht gebaut ist, sich halt nicht drauf verlassen kann, das es in 3 Monaten etwas gibt, was 5 Jahre hält. Wenn das was man plant dann erst 1 Jahr und 9 Monate später kommt, bzw solange hinausgezögert wird mit "argumenten" ob wahr/unwahr/wegen Geld/Marktabkassieren macht man sich auch keine Freunde..oder Kunden.

Naja bin ma gespannt auf 23:00 Uhr..aber ich glaube feste Angaben/Datum wird man sicherlich nicht hören. AMD kann jetzt auch eiskalt Intel solange vor sich her schieben wie sie wollen, Auktionäre/Kapital aufbauen, Markt hypen und Leute kaufen lassen.

blahblah^^^sry, grr nervt mich seit n paar Jahren alles, was soll ich mein Kunden kaufen/hinstellen/erzählen - von 2000 bis 2018 gab es genug langlebige gute Platformen, die teilweise 10 Jahre bei Kunden liefen, aber jetzt ? s.2066 - war griff ins klo, weil gibt ja noch 3467, ist aber uralt und jetzt auch tot + Spectre&co + vs epyc neu, ungetestet im Feld, bewährt sich, ok, aber kaum bewährt auch schonwieder "alt" weil ja sp5 kommt, oder nicht oder doch ?!

naja enjoy, will eigentlich nur noch sp5 planen, aber ka..geht schlecht, naja gibt halt imemr mal n paar komische phasen in der Zeitrechnung, ist mal wieder so eine, bloß nicht hypen alssen

 

[Denniss]

DDR5 und PCIe5 sehe ich frühestens nächstes Jahr in Servern, im Desktop wohl noch ein Jahr später falls der DDR5 nicht schnell günstig wird

 

[Besterino]

Ist doch nicht so schwer: Wer jetzt was braucht, kauft JETZT was es JETZT gibt. ;-) Wer jetzt NICHTS BRAUCHT, sollte auch JETZT nichts kaufen.

Update-Pfade waren schon immer ungewiss - auch da plant man am besten nur mit dem, was man heute sicher weiß. Blödes Beispiel: in ein aktuelles 3647er Board passt halt als dickstes ein Xeon 8280(M/L) oder W 3275. Mehr ist heute Glückssache und kann man keine Entscheidung drauf aufbauen.

Bei der Profi-Hardware hat man ggf. noch manchmal das Glück und Hersteller bzw. Händler rücken im Gespräch noch Zusatzinformationen heraus...

 

[HerrRossi]

Einen wirklichen Performanceschub werden wohl weder PCIe5 noch DDR5 bieten, der einzige Vorteil könnte sein, dass Intel auf PCie5 setzt, dann könnte es mehr Steckkarten (NIC, HBA) als für PCie4 geben.

 

[cpu-freak]

Wer jetzt was braucht, kauft JETZT was es JETZT gibt. ;-) Wer jetzt NICHTS BRAUCHT, sollte auch JETZT nichts kaufen.

schön zusammengefasst. danke, irgendwie ka, regt mich das die letzten 18 monate alles n bisschen auf

ja, wenn man was braucht, muss man kaufen, und man kann nur kaufen was es gibt, und wenn man nichts wirklich braucht sollte man auch "JETZT" nichts kaufen, weil wir richtung ende DDR4 gehen - Anfang DDR5 eindecken = ruhe bis halt wieder DDR5 zuende geht..

 

[Besterino]

Ist auch meine persönliche Strategie für den Heimbereich: neue Technik eher kurz nach Erscheinen kaufen als lange warten. Wenn ich neuen Kram früh kaufe, hab ich am längsten uneingeschränkt Spaß daran und muss mir am längsten keine Gedanken über Ersatz machen. Wenn ich also so langsam unruhig werde und was Neues will, versuch' ich mich bis zum nächsten größeren Release zurück zu halten. Klappt aber leider auch nicht immer, wenn ich (vermeintlich) einen Schnapper machen kann... (*hust* 1920x *hust*).

 

[Denniss]

Neue Technik ist oft wie neue Software - reift beim Kunden. Auf Bananenware/Betatester spielen hätte ich nicht unbedingt Lust.

 

[Besterino]

So hat jeder seine persönlichen Präferenzen.

 

[Seven]

4700 ich warte