Тестирование AMD Ryzen 3900X и 3700X Игор'СЛАБ

Задержка памяти, кэш L3 и межкорс

Все тесты на задержку выполняются с последней версией программного обеспечения Sandra Titanium 2018. Разработчик недавно объяснил, что AMD не сообщает о каких-либо проблемах измерения в этих тестах. Тем не менее, важно с осторожностью наслаждаться результатами, так как архитектура и структура чиплетов Дзэн-2 все еще очень новые.

 

Задержка оперативной памяти (нс)

Если пропускная способность памяти двух процессоров Ryzen находится на уровне или выше этого уровня, задержка связи между процессорами и соответствующими DRAM на системах Intel на 50% выше. Ryzen рисует самый короткий здесь. Это также вполне понятно, так как это сообщение должно работать во время ryzen через входного / выход чиплета, который представляет собой связь между чиплетом процессора и DRAM.

 

Задержка кэша L3 (нс)

Кэш L3 по-прежнему так же эффективен, как и раньше, с новыми процессорами Ryzens. Ядра Дзэн 2 получают доступ к кэшу быстрее, чем процессоры Intel. Только после разгона до 5 ГГц скорость достаточно сбалансирована. Следует еще раз отметить, что Кэш L3 в изобилии – 32 МБ на 8 ядер. AMD приложила много усилий для оптимизации хранения кэша, и инвестиции, кажется, окупаются.

 

Межъядерные и межъядерные задержки

Процессоры Intel продолжают быстро общаться между различными ядрами процессора, но AMD может наверстать некоторое основание с новым поколением Ryzen. На самом деле, средняя задержка процессоров Ryzen четко определяется высокой, логически межCCX задержкой Ryzens на 70 нс – но постоянная, даже между чипами, так как все проходит через ткань бесконечности.

Intel не имеет этой проблемы, благодаря единообразной структуры между всеми ядрами. Для межкора задержки (между ядрами) и внутрикорной задержки (между vCPUs соответствующих гиперпотоковых ядер), ryzens гораздо быстрее. Это особенно касается ядер, что подразумевает хорошее функционирование памяти кэша L3 процессоров Ryzen.

На следующих диаграммах продолжают перечисляться все процессоры из тестового поля, даже если они не поддерживают межCCX или многопоточность от их технической структуры.